

Unsere Premium Sponsoren

**ARISTOS**  
Embedded Answers.

**AVNET**

**AVNET** SILICA


**intel** FPGA

**XILINX**  
ALL PROGRAMMABLE.

Unsere Business Sponsoren

**EBV** Elektronik  
An Avnet Company

Creating safety.  
With passion. **NewTec**



# FPGA-Kongress 2018

12. - 14. Juni 2018, NH Hotel, München-Dornach

## FPGA-basierte Systeme zeitgemäß entwickeln

[www.fpga-kongress.de](http://www.fpga-kongress.de)

Eine Veranstaltung von

**ELEKTRONIK  
PRAXIS**  
Akademie

**PLC2**  
PROGRAMMABLE LOGIC  
COMPETENCE CENTER

# Einführung

## Holen Sie alles aus Ihren FPGA-basierten Systemen heraus!

FPGA-Technologien haben einen wahren Evolutionssprung vollbracht, was neue Denkansätze und Lösungen von Hardware- als auch Software-Entwicklern erfordert.

Mit dem FPGA-Kongress, der vom Fachmagazin ELEKTRONIKPRAXIS und dem Design- und Schulungszentrum PLC2 GmbH veranstaltet wird, greifen wir diesen Fortschritt herstellerübergreifend auf – und fokussieren anwendergerechte Lösungen, die Sie schnell in Ihren eigenen Entwicklungs-Alltag integrieren können.

Egal, ob Sie die Welt der Field Programmable Gate Arrays gerade erst kennenlernen oder schon ein alter Hase sind: Der FPGA-Kongress bietet für jeden Wissenstand den passenden Anschluss.

### Kongress-Themen:

- Applications
- Debug & Verification
- Board Level
- Safety & Security
- Sprachen
- Image Processing
- Architektur
- Embedded Design
- Tools & Werkzeuge
- Automotive

## Stimmen aus der Branche

„Viele hochwertige Vorträge. Gute Kontaktmöglichkeiten.“

Günter Graf,  
Ing.-Büro Graf -  
Teilnehmer

„Internationale Experten-  
vorträge waren sehr gut,  
Organisation und Zusammen-  
setzung sehr gut“

Feedback eines  
Ausstellers

07:45 Registrierung

08:30 Begrüßung: ELEKTRONIKPRAXIS & PLC2

# Tag 1 Dienstag 12. Juni 2018

09:00 – 10:30

## Tools & Werkzeuge

**Operating Vivado in a Git environment**  
*Patrick Lehmann, PLC2*

45 min.

**From Git to Continuous Integration**  
*Patrick Lehmann, PLC2*

45 min.

## Embedded

**Effective Linux development using PetaLinux Tools**  
*Zach Pfeffer, Centennial Software Solutions*



45 min.

**Angepasstes Linux Root-Dateisystem für Zynq mit Peta Linux**  
*Michael Hänsel / Tobias Scholz, TU Ilmenau*

45 min.

## Image Processing

**How to create an embedded vision system**  
*Adam Taylor, Adiuvo Engineering & Training LTD*



90 min.

## Sprachen

**The European Space Agency (ESA) general VHDL testbench architecture project**  
*Espen Tallaksen, Bitvis*



45 min.

**Vom Modell zum produktionsreifen HDL Code**  
*Dr. Werner Bachhuber, Mathworks*

45 min.

## Tutorial-Track

**Sigasi Studio for HDL design. part 1**  
*Lieven Lemiengre, Sigasi*



90 min.

10:30 – 11:15

## Pause - Partnerausstellung

11:15 – 12:45

**VUnit 3.0 – Develop Code with Confidence and Speed**  
*Lars Asplund, Synective*



45 min.

**Beating the Synthesizer**  
*Oren Hollander, Hands-On Training*



45 min.

**Xilinx Zynq Ultrascale+ MPSoC Boot and Configuration**  
*Stefan Krassin, PLC2*

45 min.

**Xilinx Zynq Ultrascale+ MPSoC vs. Zynq 7000 SoC – Software Difference**  
*Ernst Wehlage, PLC2*

45 min.

**Image Processing on Arria 10 SoM using Basler BCON cameras**  
*Heiko Henkel, Arrow - Dreamchip*

60 min.

**High Resolution Display & Camera Interfaces in cost optimized FPGAs**  
*Ted Marena, Microsemi*



30 min.

**OSVVM Overview**  
*Jim Lewis, Synthworks*



60 min.

**Taming an AXI4-Lite Master Verification IP Transaction Based Model**  
*Jim Lewis, Synthworks*



30 min.

**Sigasi Studio for HDL design. part 2**  
*Lieven Lemiengre, Sigasi*



90 min.

12:45 – 13:45

## Mittagspause - Partnerausstellung

13:45 – 14:15

**KEYNOTE: Adaptable hardware accelerators for Cloud and Edge applications**  
*Ramine Roane, Xilinx*

14:15 – 15:45

**VIVADO Design Tool Flow**  
*Eugen Krassin, PLC2*

90 min.

**Zync US+ RFSoc - Design Overview**  
*Dr.-Ing. Jürgen Wolde, Ingenieurbüro Wolde*

45 min.

**Intel PSG - Intel FPGA - HLS Compiler**  
*Marco Smutek, Arrow*

45 min.

**Accelerating the Development of Intelligent, Vision-Enabled Devices at the Edge**  
*Dirk Seidel, Lattice*

45 min.

**NIR Camera Sensors in the Face Analytics and Related Video Applications**  
*Christian Grimm / Gordan Galic, Xylon*



45 min.

**Schlank und Effizient: Embedded Devices mit Tcl ans Netz bringen**  
*Martin Weitzel, Ingenieurbüro Martin Weitzel*

45 min.

**Tk-Tunnel: Vivado Scripting mit GUI**  
*Martin Weitzel, Ingenieurbüro Martin Weitzel*

45 min.

**Automated Testbench Generation, Teil 1**  
*Hans-Jürgen Schwender / Stefan Bauer, Mentor Graphics*

90 min.

15:45 – 16:30

## Pause - Partnerausstellung

16:30 – 18:00

**Xilinx XDC - Constraining made simple (part 1)**  
*Eugen Krassin, PLC2*

90 min.

**Ereignisgesteuerte Applikationen - Architekturen unter Linux**  
*Martin Weitzel, Ingenieurbüro Martin Weitzel*

90 min.

**Deep Learning mit VisualApplets – High Performance CNNs auf FPGAs**  
*Holger Singpiel, Silicon Software*

45 min.

**Object Detection Under 1mW with an FPGA and Binarized Neural Network**  
*Abdullah Raouf, Lattice*



45 min.

**Eine Software-Hochsprache für FPGAs?**  
*Prof. Dr. Christian Siemers, TU Clausthal*

45 min.

**Writing OSVVM Style Test Cases**  
*Jim Lewis, Synthworks*



45 min.

**Automated Testbench Generation, Teil 2**  
*Hans-Jürgen Schwender / Stefan Bauer, Mentor Graphics*

90 min.

18:00

Offene Diskussion - Partnerausstellung (bis ca. 19:00 Uhr)

19:00

Abendveranstaltung

**Tag 2** **Mittwoch 13. Juni 2018**

09:00 – 10:30

Tools & Werkzeuge	Automotive	Applications	Debug & Verification	Tutorial-Track
<b>Xilinx XDC - Constraining made simple (part 2)</b> <i>Eugen Krassin, PLC2</i>  90 min	<b>Automotive ASIL-C Power Delivery Solutions for Xilinx Zynq UltraScale+ MPSoC</b> <i>Marcos Laraia, On Semiconductor</i>  45 min <b>Power Solutions for Automotive Applications</b> <i>Warren Tsai, Maxim</i>  45 min	<b>TSN – the future industrial Ethernet Standard or just AVB 2.0?</b> <i>Michael Roeder, Avnet Silica</i>  45 min <b>Implementing Time Sensitive Networking in your FPGA</b> <i>Michael Zapke, Xilinx</i>  45 min	<b>Microsemi's built-in Debugging Features for Polarfire FPGAs</b> <i>Marco Smutek, Arrow - Microsemi</i>  45 min <b>VHDL testbench scoreboarding and hierarchical verification components</b> <i>Espen Tallaksen, Bitvis</i>  45 min	<b>Using Vivado in a Git environment</b> <i>Patrick Lehmann, PLC2</i>  90 min

10:30 – 11:15

**Pause - Partnerausstellung**

11:15 – 12:45

<b>VIVADO - Embedded Design Flow for the Zynq SoC and MPSoC Families</b> <i>Stefan Krassin, PLC2</i>  45 min <b>Umsetzung leistungsfähiger Bildverarbeitungs- und Grafikalgorithmen mit XILINX System Generator unter Matlab/Simulink</b> <i>Dr. Jörg Pospiech, AVT GmbH</i>  45 min	<b>High-Resolution Multi-Camera Methodology for Autonomous Vision System Solution Development</b> <i>Michaël Uyttersprot, Avnet Silica</i>  45 min <b>Using DNN for Vision/Image Based ADAS and Guided Robotics in FPGA</b> <i>Christian Grimm / Gordan Galic, Xylon</i>  45 min	<b>Das universelle PCIe, USB und Ethernet Kommunikationspaket für FPGAs</b> <i>Matthias Frei, Enclustra</i>  45 min <b>Partial Reconfiguration with Intel FPGAs</b> <i>Oren Hollander, Hands-On-Training</i>  45 min	<b>Xilinx AXI Verification IP (VIP)</b> <i>Ernst Wehlage, PLC2</i>  90 min	<b>Writing OSVVM Verification IP and Test Cases</b> <i>Jim Lewis, Synthworks</i>  90 min
---	---	---	---	---

12:45 – 14:15

**Mittagspause - Partnerausstellung**

14:15 – 15:45

Architekturen	Safety & Security			
<b>Zynq US+ RFSoc – Architectural Overview</b> <i>Dr.-Ing. Jürgen Wolde, Ingenieurbüro Wolde</i>  45 min <b>Extreme Edge Analytics Fusing Python and Zynq All Programmable SoC</b> <i>Giulio Corradi, Xilinx</i>  45 min	<b>NTSmartWatchdog: FPGA based safety concept for customer solutions up to SIL3</b> <i>Thomas Mack, NewTec</i>  45 min <b>FPGAs for Safety-Critical Applications</b> <i>Muhammad Haque Khan, OneSpin - Solutions</i>  45 min	<b>Delta-Sigma Modulation mit FPGAs – Theorie und Praxis</b> <i>Mirko Lawin, ADVA</i>  45 min <b>Intel FPGAs – Acceleration from Edge to Cloud</b> <i>Pat Mead, Intel PSG</i>  45 min	<b>Xilinx Transceiver Basic implementation and testing</b> <i>Joerg Siemers, Avnet Silica</i>  45 min <b>Efficient SoC design and verification with Model-Based Design</b> <i>Baruch Mitsengendler, Mathworks</i>  45 min	<b>Test Bench Automation with VUnit 3.0</b> <i>Lars Asplund, Synective</i>  90 min

15:45 – 16:30

**Pause - Partnerausstellung**

16:30 – 18:00

<b>Von der Konsole bis zur Hardware – Eine anatomische Betrachtung von Systemarchitekturen</b> <i>Charles Gardiner, Ingenieurbüro Gardiner</i>  45 min <b>Performance Optimization with Intel Stratix 10 HyperFlex Architecture</b> <i>Oren Hollander, Hands-On Training</i>  45 min	<b>Designing Mission Critical FPGA</b> <i>Adam Taylor, Adiuvio Engineering &amp; Training LTD</i>  90 min	<b>How a FPGA module can break the adoption barrier and accelerate the design cycle?</b> <i>Günter Plechinger, Reflex CES</i>  45 min <b>Low-Latency Packet Processing on Low-Cost FPGAs</b> <i>Christian Liß, Innoroute</i>  45 min	<b>Exhaustive automated solutions for complex FPGA verification challenges</b> <i>Stefan Bauer, Mentor Graphics</i>  90 min	<b>Running VHDL Testbenches automatically in a Continuous Integration Environment</b> <i>Patrick Lehmann, PLC2</i>  90 min
---	--	---	--	---

18:00

**Ende Tag 2**

**Tag 3** Donnerstag 14. Juni 2018

	Architekturen	Safety & Security	Applications	Board Level	Tutorial-Track
09:00 – 10:30	<p><b>Getting started with RISC-V in Microsemi FPGAs</b> Marco Smutek, Arrow - Microsemi</p> <p>45 min.</p> <hr/> <p><b>Xilinx Zynq Ultrascale+ MPSoC Security, Protection, SMMU an TZ</b> Ernst Wehlage, PLC2</p> <p>45 min.</p>	<p><b>TUX Airborne - Encapsulating Linux – real-time, safety and security with a trusted microhypervisor</b> Michael Roeder, Avnet Silica</p> <p>45 min.</p> <hr/> <p><b>Komplexe Anforderungen und funktionale Sicherheit – wie bleibt der Entwicklungsaufwand überschaubar</b> Harald Friedrich, NewTec</p> <p>45 min.</p>	<p><b>Beyond printk: efficient Zynq UltraScale+ MPSoC Linux debugging and development</b> Zach Pfeffer, Centennial Software Solutions</p> <p>45 min.</p> <hr/> <p><b>Power optimized Deep Machine Learning using FPGAs</b> Ted Marena, Microsemi</p> <p>45 min.</p>	<p><b>Hitchhikers Guide to Analog for FPGA</b> Thomas Hauer, Arrow - Analog Devices</p> <p>60 min.</p> <hr/> <p><b>Configurable Power Management Solutions for the new generation of Xilinx SOCs and FPGAs</b> Sri Jandhyala, Dialog Semiconductor</p> <p>30 min.</p>	<p><b>SDSoC Session 1 – Introduction</b> Adam Taylor, Adiuvo Engineering &amp; Training LTD</p> <p>90 min.</p>
<b>10:30 – 11:00 Kaffeepause</b>					
11:00 – 12:30	<p><b>High-Speed Memory Interfacing mit UltraScale Architectures</b> Dr.-Ing. Jürgen Wolde, Ingenieurbüro Wolde</p> <p>45 min.</p> <hr/> <p><b>UltraScale Architectures - Anbindung schneller Massenspeicher (NVMes)</b> Dr.-Ing. Jürgen Wolde, Ingenieurbüro Wolde</p> <p>45 min.</p>	<p><b>Preventing FPGA application cyber-attacks and IP theft in industrial automation and smart home by using hardware-based security</b> Hector Tejero Prieto, Arrow - Infineon</p> <p>60 min.</p> <hr/> <p><b>Why Trustzone is great, but not the end of the story</b> Sven Hürlimann, Rhesus Engineering Hürlimann</p> <p>30 min.</p>	<p><b>Development of an Algorithm for Generation of Single-In Single-Out DRP Data for MMCM of Xilinx 7 Series and Virtex-6 FPGA</b> Jianxiang Zhang, Universität Stuttgart</p> <p>45 min.</p> <hr/> <p><b>FPGA based Cyber-Physical-System exploiting run-time adaptive Processor and Acceleration Architectures</b> Prof. Dr.-Ing. habil. Michael Hübner / Dip.-Ing. Markus Malitschek, Ruhr-University Bochum</p> <p>45 min.</p>	<p><b>Decoupling and noise absorbing Inductors for FPGA and Processor applications</b> Michael Freitag, Arrow - KEMET Electronics</p> <p>45 min.</p> <hr/> <p><b>Highspeed-Leiterplatten auf FPGA-Basis für Kfz- und Emobilität</b> Arnold Wiemers, Leiterplattenakademie</p> <p>45 min.</p>	<p><b>SDSoC Session 2 – Creating our first SDSoC application</b> Adam Taylor, Adiuvo Engineering &amp; Training LTD</p> <p>90 min.</p>
<b>12:30 – 13:30 Mittagspause</b>					
13:30 – 15:00	<p><b>Usage of Q-SPI NOR on Intel-Altera SoC FPGA Platforms</b> Francesco Lupo, Arrow - Micron</p> <p>45 min.</p> <hr/> <p><b>Cells, Cores, and Resources</b> Prof. Dr. Wolfgang Matthes</p> <p>45 min.</p>	<p><b>MAX1000 and Winbond Security Flash</b> Matthias Glattfelder, Arrow - Intel PSG</p> <p>45 min.</p> <hr/> <p><b>FPGA Flash Memory-Based System Implementing a Neural Network with a Safety Run-Time Design and Protocol for Secure Updates</b> Dr. Antonino Mondello / Dr. Alberto Troia, Micron</p> <p>45 min.</p>	<p><b>Fully Integrated Generic SoC Platform for micro- and mmWave communication and radar systems</b> M. Petri / M. Ehrig, IHP Microelectronics</p> <p>45 min.</p> <hr/> <p><b>Einsatz von SoC-Technologie in akustisch instrumentierten Schmelzsonden</b> Dmitry Eliseev, RWTH Aachen</p> <p>45 min.</p>	<p><b>Integrierte Strom-Versorgungen von Infineon für FPGAs und MPSoCs</b> Udo Blaga, Avnet Silica</p> <p>45 min.</p> <hr/> <p><b>Hyperbus Interface with the Arrow Cyclone10 LP Reference Kit</b> Matthias Glattfelder, Arrow - Intel PSG</p> <p>45 min.</p>	<p><b>SDSoC Session 3 – Debugging / profiling and tracing</b> Adam Taylor, Adiuvo Engineering &amp; Training LTD</p> <p>90 min.</p>
<b>15:00 – 15:30 Kaffeepause</b>					
15:30 – 17:00	<p><b>Open Source IP Cores for the FPGA Design Cycle</b> Patrick Lehmann, PLC2</p> <p>60 min.</p> <hr/> <p><b>Implementierung eines 8051 auf dem Arrow LX02000 (MachXO2)</b> Harald Flügel, Arrow - Lattice</p> <p>30 min.</p>	<p><b>TUX Armored – Hardware assisted Trust and Security in GNU/Linux</b> Michael Roeder, Avnet Silica</p> <p>45 min.</p> <hr/> <p><b>Bremsschlot Haftungsrecht? Mit (Rechts-) Sicherheit neue Produkte entwickeln</b> Susanne Meiners, NewTec</p> <p>45 min.</p>	<p><b>XILINX - DSP Design - Introduction to Model Composer</b> Ernst Wehlage, PLC2</p> <p>60 min.</p> <hr/> <p><b>Panasonic Polymer Capacitor for FPGAs</b> Mr. Mustafa Khan / Mr. Hiroshi Setsuda, Arrow - Panasonic</p> <p>30 min.</p>	<p><b>Power for Digital Devices</b> Thomas Hauer, Arrow - ADI</p> <p>60 min.</p> <hr/> <p><b>Power Management for FPGA systems design and optimization</b> Dawid Powazynski, Arrow - ADI</p> <p>30 min.</p>	<p><b>SDSoC Session 4 – Creating your own</b> Adam Taylor, Adiuvo Engineering &amp; Training LTD</p> <p>90 min.</p>

# Preise & Anmeldung



Anmeldung unter:  
[www.fpga-kongress.de](http://www.fpga-kongress.de)

**Achtung:** Der Tutorial Track ist auf 30 Plätze begrenzt. Melden Sie sich jetzt schnell an, bevor dieser Track ausgebucht ist!

BBQ - Abend-  
veranstaltung



Wir freuen uns auch in diesem Jahr wieder gemeinsam mit Ihnen eine Abendveranstaltung durchzuführen. Zur besseren Planbarkeit wird ein Teilnehmerbeitrag in Höhe von 20,- EUR zzgl. MwSt. erhoben.

## Kontakt



Sebastian Gerstl  
ELEKTRONIKPRAXIS  
+49 931 / 418-3098  
Sebastian.Gerstl@vogel.de



Michael Schwarz  
PLC2 GmbH  
+49 7664 / 9 13 13 - 15  
Michael.Schwarz@plc2.de

### Veranstaltungsort

NH Hotel  
München-Dornach  
Einsteinring 20  
D-85609 München-Dornach

### Veranstalter

ELEKTRONIKPRAXIS Akademie  
[www.elektronikpraxis.de](http://www.elektronikpraxis.de)

PLC2 Programmable Logic  
Competence Center  
[www.plc2.com](http://www.plc2.com)

ELEKTRONIK  
**PRAXIS**  
Akademie

**PLC2**  
PROGRAMMABLE LOGIC  
COMPETENCE CENTER